

ORGANISATION MONDIALE DE LA PROPRIETE INTELLECTUELLE Bureau international




DEMANDE INTERNATIONALE PUBLIEE EN VERTU DU TRAITE DE COOPERATION EN MATIERE DE BREVETS (PCT)

(51) Classification internationale des brevets 6: WO 98/57373 (11) Numéro de publication internationale: H01L 27/02 A1 (43) Date de publication internationale: 17 décembre 1998 (17.12.98) (81) Etats désignés: AL, AM, AT, AU, AZ, BB, BG, BR, BY, CA, PCT/IB97/00695 (21) Numéro de la demande internationale: CH, CN, CU, CZ, DE, DK, EE, ES, FI, GB, GE, HU, IL, IS, JP, KE, KG, KP, KR, KZ, LK, LR, LS, LT, LU, LV, 13 juin 1997 (13.06.97) (22) Date de dépôt international: MD, MG, MK, MN, MW, MX, NO, NZ, PL, PT, RO, RU, SD, SE, SG, SI, SK, TJ, TM, TR, TT, UA, UG, US, UZ, VN, brevet ARIPO (GH, KE, LS, MW, SD, SZ, UG, ZW), (71)(72) Déposant et inventeur: KOWALSKI, Tomasz [PL/PL]; ul. brevet eurasien (AM, AZ, BY, KG, KZ, MD, RU, TJ, TM), Przy Agorze 18 m 8, PL-01-930 Varsovie (PL). brevet européen (AT, BE, CH, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE), brevet OAPI (BF, BJ, CF, CG, CI, CM, GA, GN, ML, MR, NE, SN, TD, TG). Publiée Avec rapport de recherche internationale.

(54) Title: METHOD FOR MAKING AN INTEGRATED CIRCUIT AND INTEGRATED CIRCUIT PRODUCED BY SAID METHOD

(54) Titre: PROCEDE DE FABRICATION D'UN CIRCUIT INTEGRE ET CIRCUIT INTEGRE REALISE SELON CE PROCEDE



(57) Abstract

The aim of the invention is to protect the integrity of integrated circuits and it concerns a method for making an integrated circuit (30) consisting in: making a first level of strip conductor tracks (21); making an insulating layer (22) covering the first strip conductor track level; making in the isolating layer a plurality of interconnecting apertures (vi, vj); making a second strip conductor track level (26) to be connected to the first strip conductor track level (21) through said interconnecting apertures; and making at least a dummy interconnecting aperture (vi) comprising an electrically insulating barrier (25).

(57) Abrégé

La présente invention a pour but de protéger l'intégrité des circuits intégrés et propose un procédé de fabrication d'un circuit intégré (30) comprenant une étape de fabrication d'un premier niveau de pistes conductrices (21), une étape de fabrication d'une couche isolante (22) couvrant le premier niveau de pistes conductrices, une étape de fabrication dans la couche isolante d'une pluralité d'orifices d'interconnexion (vi, vj), une étape de fabrication d'un deuxième niveau de pistes conductrices (26) susceptibles d'être connectées au premier niveau de pistes conductrices (21) au moyen desdits orifices d'interconnexion, et une étape de fabrication d'au moins un orifice d'interconnexi n (vi) factice comportant une barrière d'isolement électrique (25).

UNIQUEMENT A TITRE D'INFORMATION

Codes utilisés pour identifier les Etats parties au PCT, sur les pages de couverture des brochures publiant des demandes internationales en vertu du PCT.

	A Thamia	ES	E	LS	Lesotho	SI	Slovénie
AL	Attoante		Espagne			SK	Slovaquie
AM	Arménie	FI	Finlande	LT	Lituanie		•
AT	Autriche	FR	France	LU	Luxembourg	SN	Sénégal
ΑU	Australie	GA	Gabon	LV	Lettonie	SZ	Swaziland
ΑZ	Azerbaldjan	GB	Royaume-Uni	MC	Monaco	TD	Tchad
BA	Bosnie-Herzégovine	GE	Géorgie	MD	République de Moldova	TG	Togo
BB	Barbade	GH	Ghana	MG	Madagascar	TJ	Tadjikistan
BE	Belgique	GN	Guinée	MK	Ex-République yougoslave	TM	Turkménistan
BF	Burkina Faso	GR	Grèce		de Macédoine	TR	Turquie
BG	Bulgarie	HU	Hongrie	ML	Mali	TT	Trinité-et-Tobago
BJ	Bénin	IE	Irlande	MN	Mongolie	UA	Ukraine
BR	Brésil	IL	Israči	MR	Mauritanie	UG	Ouganda
BY	Bélarus	IS	Islande	MW	Malawi	US	Etats-Unis d'Amérique
CA	Canada	IT	Italie	MX	- Mexique	UZ	Ouzbékistan
CF	République centrafricaine	JP	Japon	NE	Niger	VN	Viet Nam
CG	Congo	KE	Kenya	NL	Pays-Bas	YU	Yougoslavic
CH	Suisse	KG	Kirghizistan	NO	Norvège	ZW	Zimbabwe
CI	Côte d'Ivoire	KP	République populaire	NZ	Nouvelle-Zélande		
CM	Cameroun		démocratique de Corée	PL	Pologne		
CN	Chine	KR	République de Corée	PT	Portugal		
CU	Cuba	KZ	Kazakstan	RO	Roumanie		
CZ	République tchèque	LC	Sainte-Lucie	RU	Fédération de Russie		
DE	Allemagne	LI	Liechtenstein	SD	Soudan		•
DK	Danemark	LK	Sri Lanka	SE	Suède		
EB	Estonie	LR	Libéria	SG	Singapour		

Procédé de fabrication d'un circuit intégré et circuit intégré réalisé selon ce procédé

La présente invention concerne un procédé de fabrication d'un circuit intégré et un circuit intégré réalisé selon ce procédé.

- 5 L'objectif de la présente invention est de préserver l'intégrité des circuits intégrés vis à vis de personnes qui voudraient en découvrir la structure et le fonctionnement.
- façon générale, lorsque l'on observe un circuit 10 intégré au moyen d'un microscope optique ou électronique (on pourra également se munir d'une photographie de circuit intégré faite avec un fort grossissement), on distingue tout d'abord à la surface du circuit des zones grande densité, ou zones silicium de 15 comprenant des éléments actifs et passifs comme des résistances, des transistors, des électriques... Entre ces zones actives, on distingue des zones de moins grande densité comportant des pistes conductrices reliant les zones actives entre elles. Si 20 pistes des la surface l'on observe de plus près points en certains distingue conductrices, on altérations qui peuvent être des bosses ou des creux. De des orifices correspondent à altérations pistes reliant les électrique d'interconnexion conductrices de la surface à des pistes conductrices présentes dans la profondeur du circuit intégré, Ces orifices de faible pistes enterrées. (classiquement de l'ordre de 1 micromètre) traversent une

WO 98/57373 PCT/IB97/00695

couche isolante pour atteindre les piste enterrées, lesquelles participent, avec les pistes de surface, à l'interconnexion des zones actives du circuit intégré.

Selon l'invention, on propose de réaliser, dans un circuit intégré, des orifices d'interconnexion factices, c'est-à-dire des orifices d'interconnexion ne reliant pas électriquement des pistes conductrices de niveaux différents.

10

L'idée de l'invention est d'empêcher, ou du moins rendre inextricable, les opérations dites "d'ingénierie inverse" qui permettent d'analyser les circuits intégrés et d'en découvrir la structure et les secrets de fonctionnement.

15

Une opération d'ingénierie inverse portant sur un circuit intégré comprend en effet les étapes suivantes :

- i) une étape de repérage visuel des liaisons électriques entre les zones actives du circuit intégré,
- 20 ii) une étape de reconstitution du schéma des interconnexions des zones actives,
 - iii) une étape d'analyse du fonctionnement électrique du circuit intégré, consistant à observer les divers signaux électriques circulant entre les zones actives, par exemple au moyen d'un microscope à balayage électronique, iv) une étape de reconstitution de la structure et du fonctionnement des zones actives du circuit intégré au

fonctionnement des zones actives du circuit intégré au moyen d'un logiciel de simulation électrique et à partir des résultats des étapes ii) et iii) précédentes.

30

35

25

L'étape initiale i) de repérage des liaisons électriques entre les zones actives, dite de recherche des équipotentielles, est une étape essentielle du procédé d'ingénierie inverse et comprend nécessairement des étapes d'analyse de la topographie (ou agencement) des

WO 98/57373 PCT/IB97/00695

d'analyse la surface, conductrices de pistes enterrées, et d'analyse des topographie des Ces étapes sont interconnexions entre ces pistes. l'observation visuelle. essentiellement basées sur général, on repère tout d'abord la topographie des pistes conductrices du niveau visible et, grâce aux altérations décrites plus haut, on repère la répartition des orifices d'interconnexion. Par une abrasion chimique de la surface du circuit intégré, on fait ensuite apparaître les pistes enterrées et on détermine leurs connexions avec fois connus la supérieur. Une niveau du topographie des divers niveaux de pistes conductrices et les interconnexions entre ces niveaux, il est aisé d'en déduire les liaisons électriques existant entre les zones fonctionnelles.

10

15

20

25

30

La présente invention propose donc de rendre difficile voire rédhibitoire la réalisation de cette première étape du procédé d'ingénierie inverse, par la prévision de faux orifices d'interconnexion ayant un aspect authentique et induisant en erreur la personne procédant à l'analyse d'un circuit intégré selon l'invention.

Ainsi, la présente invention prévoit tout d'abord un procédé de fabrication d'un circuit intégré, comprenant une étape de fabrication d'au moins un premier niveau de pistes conductrices, une étape de fabrication d'une couche isolante couvrant le premier niveau de pistes conductrices, une étape de fabrication dans la couche isolante d'une pluralité d'orifices d'interconnexion, et une étape de fabrication d'au moins un deuxième niveau de pistes conductrices susceptibles d'être connectées électriquement aux pistes du premier niveau au moyen des orifices d'interconnexion, procédé comprenant une étape

WO 98/57373 4 PCT/IB97/00695

de fabrication d'au moins un orifice d'interconnexion factice comportant une barrière d'isolement électrique.

Selon un mode de réalisation, le procédé comprend une étape de fabrication d'au moins un orifice d'interconnexion ne traversant pas entièrement la couche isolante.

Selon un mode de réalisation, le procédé comprend une 10 étape de fabrication d'une couche d'un matériau isolant dans au moins un orifice d'interconnexion.

Selon un mode de réalisation, le procédé comprend une étape de fabrication d'au moins une couche de silicium dopé dans au moins un orifice d'interconnexion.

De préférence, on fabrique une barrière d'isclement électrique d'une épaisseur suffisamment faible pour n'être pas décelable par abrasion chimique de la couche isolante.

20

25

30

Selon un mode de réalisation, le procédé comprend une étape de fabrication, dans une piste conductrice en silicium dopé N ou P, à l'endroit où débouche au moins un orifice d'interconnexion, d'une zone de diffusion inverse P ou N formant avec la piste une jonction PN.

présente invention concerne également intégré comprenant des pistes conductrices réparties sur au moins un premier et un second niveau de profondeur du intégré, des orifices d'interconnexion circuit et présumée de pistes des premier et second pratiqués dans une couche isolante séparant les deux niveaux de pistes, dans lequel certains orifices

WO 98/57373 5 PCT/IB97/00695

d'interconnexion présumée sont factices et ne relient pas électriquement des pistes des premier et second niveaux.

Selon un mode de réalisation, le circuit intégré comprend des orifices ne traversant pas entièrement la couche isolante.

Selon un mode de réalisation, le circuit intégré comprend des orifices comportant une couche d'oxyde formant une barrière d'isolement électrique.

Selon un mode de réalisation, le circuit intégré comprend des orifices comportant une jonction silicium de type PN ou NP formant une barrière d'isolement électrique.

15

20

25

10

Ces caractéristiques ainsi que d'autres, et les avantages de la présente invention, seront exposés en détail dans la description suivante d'un procédé de fabrication selon l'invention, et de divers exemples d'orifices d'interconnexion selon l'invention, faite en relation avec les figures jointes parmi lesquelles :

- les figures 1A et 1B représentent de façon partielle deux niveaux de pistes conductrices d'un circuit intégré,
- la figure 2 est une vue en coupe partielle d'un circuit intégré selon l'invention et représente un premier mode de réalisation d'un orifice d'interconnexion selon l'invention,
 - la figure 3 représente un autre mode de réalisation d'un orifice d'interconnexion selon l'invention,
- 30 la figure 4 représente une variante de l'orifice d'interconnexion de la figure 4,
 - la figure 5 représente encore un autre mode de réalisation d'un orifice d'interconnexion selon l'invention, et

WO 98/57373 6 PCT/IB97/00695

- les figures 6A à 6F illustrent des étapes d'un procédé de fabrication d'un circuit intégré selon l'invention.

Sur les diverses vues en coupe des figures 2 à 6F, les épaisseurs relatives des couches d'un circuit intégré ne sont pas à l'échelle mais ont été tracées arbitrairement pour améliorer la lisibilité des figures.

Comme on l'a indiqué plus haut, la présente invention propose de rendre difficile voire rédhibitoire la réalisation de la première étape du procédé d'ingénierie inverse concernant les circuits intégrés (repérage visuel des interconnexions) par la prévision de faux orifices d'interconnexion ayant un aspect authentique et induisant en erreur la personne procédant à l'analyse du circuit.

10

15

20

25

30

Pour fixer tout d'abord les idées sur les avantages offerts par l'invention, la figure 1A représente une vue de dessus partielle d'un niveau N2 d'un circuit intégré, par exemple le niveau de surface, et la figure 1B représente une vue de dessus partielle d'un niveau qu'il après inférieur N1 tel peut apparaître destruction chimique du niveau N2 et de la couche isolante séparant les deux niveaux. Au niveau N2, on voit pistes conductrices A, В, C présentant hc correspondant à des orifices altérations ha, hb, d'interconnexion présumée avec des pistes du inférieur N1. Au niveau N1, on voit deux pistes l'art D Ε. antérieur, conductrices et Dans superposition des figures 1A et 1B et la position des hc permettent de déduire altérations ha, hb, ambiguïté que les pistes A et C du niveau N2 connectées à la piste D du niveau N1 et que la piste B est connectée à la piste E : on a donc trouvé, dans l'art

WO 98/57373 7 PCT/IB97/00695

antérieur, une équipotentielle A-D-C et une équipotentielle B-E.

Selon l'invention, la superposition des figures 1A et 1B ne confère aucune certitude, étant donné que les altérations ha, hb et hc correspondent peut-être à des orifices d'interconnexion factices.

La figure 2 est une vue partielle en coupe d'un circuit intégré 10 à deux niveaux de pistes conductrices N1, N2 10 et représente un orifice d'interconnexion "vrai" v1 et un orifice d'interconnexion factice v2 selon l'invention. On aperçoit sur cette vue partielle deux pistes conductrices 12-1, 12-2 du niveau N1 (en coupe transversale) et une niveau N2 (en coupe conductrice du 14 piste 15 longitudinale). Les pistes 12-1 et 12-2, par exemple en métal ou en polysilicium, reposent sur le substrat 11 du circuit intégré et sont ccuvertes par une couche isolante par exemple de l'oxyde de silicium SiO2, laquelle sont pratiqués les orifices v1 et v2. La piste 20 conductrice 14 repose sur la couche isolante 13 et le matériau qui la constitue, par exemple du métal, s'étend à l'intérieur des orifices v1 et v2. L'orifice v1 est disposé au croisement de la piste 14 et de la piste 12-1 et l'orifice v2 au croisement de la piste 14 et de la 25 piste 12-2. Sur la figure, on voit que l'orifice v1 traverse entièrement la couche isolante 13 de sorte que les pistes 14 et 12-1 sont connectées électriquement. Par contre, l'orifice v2 comporte une barrière d'isolement électrique 15 selon l'invention qui empêche la piste 14 30 d'être au contact de la piste 12-2. Selon le mode de réalisation illustré par la figure 2, cette barrière d'isolement électrique 15 est obtenue en réalisant un orifice v2 ne traversant pas entièrement isolante 13 et ne débouchant pas sur le niveau N1.

La figure 3 représente, toujours par une vue en coupe, un autre mode de réalisation d'un orifice d'interconnexion factice v3 selon l'invention. Ici, l'orifice v3 traverse entièrement la couche isolante 13 mais comporte une barrière d'isolement électrique 16 de faible épaisseur, par exemple une fine barrière d'oxyde d'une épaisseur de 80 Å (soit 10 à 15 couches atomiques d'oxyde), disposée au fond de l'orifice v3 à la surface de la piste conductrice 12-2 (pour fixer les idées, l'épaisseur de la couche isolante 13 est classiquement de l'ordre de 5 micromètres). Comme cela est bien connu de l'homme de l'art, une couche d'oxyde d'une telle épaisseur est suffisante pour empêcher la circulation d'un courant sous une tension pouvant atteindre les 10 V.

10

15

20

25

30

L'orifice v3 de la figure 3 présente sur l'orifice v2 de la figure 2 l'avantage de ne pouvoir être distingué d'un "vrai" après abrasion chimique totale orifice la couche isolante 13, car une telle partielle de abrasion détruirait la barrière d'isolement 16, compte tenu de sa finesse. Par contre, si l'on se reporte à la figure 2, on voit qu'une abrasion chimique de la couche isolante 13 selon un plan AA' passant par la barrière isolante 15 pourrait peut-être permettre de différencier l'orifice factice v2 de l'orifice "vrai" v1.

Bien entendu, des orifices d'interconnexion factices selon l'invention peuvent être prévus à tous niveaux de profondeur d'un circuit intégré, par exemple entre les niveaux classiques N1 à N4 suivants (indiqués selon un ordre de profondeur décroissante) :

N1 : pistes conductrices en silicium dopé N ou P,

N2 : pistes conductrices en silicium polycristallin (ou polysilicium),

9 PCT/IB97/00695 WO 98/57373

N3 (ou Métal 1) : pistes métalliques enterrées, (ou Métal 2) : pistes métalliques à la surface du circuit intégré.

- orifice figure 4, un montré sur la comme 5 factice v4 comprenant une d'interconnexion également déboucher piste sur une d'oxyde 16 peut inférieure 12-3 en silicium dopé P ou N.
- La figure 5 illustre un mode de réalisation d'un orifice 10 factice v5 dans lequel la barrière d'isolement électrique est une jonction PN. Dans cet exemple, l'orifice v5 débouche sur une piste inférieure 12-3 en silicium dopé P. Une zone 17 de diffusion N est créée dans l'épaisseur même de la piste 12-3, à l'endroit où débouche l'orifice 15 v5. La jonction PN ainsi réalisée forme une sorte de diode se trouvant en permanence dans l'état bloqué quand la piste inférieure 12-3 reçoit une tension électrique électrique de potentiel supérieure au supérieure 14. Bien entendu, la piste 12-3 peut être en 20 silicium dopé N et la zone de diffusion 17 en silicium dopé P.
- De nombreux autres modes de réalisation de l'invention pourront être mis en oeuvre par l'homme de l'art. Par exemple, sur la figure 5, la jonction PN aurait pu être réalisée par un dépôt, au fond de l'orifice v5, d'une fine couche de silicium, suivi d'un dopage N de cette couche. Egalement, une jonction PN peut être réalisée par dépôt successif, dans l'orifice d'interconnexion, de deux couches de silicium, l'une étant dopée P et l'autre dopée N (ou inversement). Ce mode de réalisation n'est pas d'interconnexion orifices aux réservé seulement débouchant sur des pistes en silicium dopé et peut s'appliquer aux orifices d'interconnexion reliant deux 35

25

30

WO 98/57373 10 PCT/IB97/00695

pistes métalliques ou reliant une piste métallique et une piste en polysilicium.

Ainsi, en fonction des différences de potentiel électrique devant être appliqués aux pistes conductrices, on pourra disposer des jonctions PN ou NP, voire des jonctions PNP ou NPN si les potentiels électriques entre pistes conductrices sont susceptibles de s'inverser.

Comme cela apparaîtra clairement à l'homme de l'art, la 10 présente invention peut être mise en oeuvre modification substantielle des procédés de fabrication circuits intégrés, classiques des seule intermédiaire de fabrication de la barrière d'isolement électrique dans certains orifices d'interconnexion devant 15 être prévue.

A titre d'exemple, les figures 6A à 6F représentent, parmi les étapes successives de fabrication d'un circuit intégré 30, celles qui caractérisent l'invention.

20

25

30

35

Au cours d'une étape représentée en figure 6A, on a implanté classiquement à la surface d'une plaquette de silicium 20 des pistes conductrices 21 (une seule piste 21, vue en coupe longitudinale, apparaît sur la figure), et l'on a déposé sur l'ensemble une couche d'oxyde 22.

Au cours d'une étape représentée en figure 6B, on a déposé classiquement un masque de gravure 23 sur le circuit intégré et l'on a fait apparaître des orifices d'interconnexion vi, vj dans la couche d'oxyde 22. Les orifices vj sont destinés à des interconnexions classiques alors que les orifices vi ont été prévus, au stade de la conception du circuit intégré, pour réaliser des interconnexions factices.

PCT/IB97/00695

Ainsi, dans une étape illustrée en figure 6C, on masque les orifices vj sauf les orifices vi au moyen d'une résine 24, et l'on dépose une fine couche d'oxyde 25 au fond des orifices vi par croissance sèche ou humide. De préférence, la fine couche d'oxyde 25 est d'une épaisseur très faible de l'ordre de quelques dizaines d'angströms pour n'être pas décelable par abrasion chimique, comme indiqué plus haut.

10

15

La figure 6D montre l'aspect intermédiaire du circuit intégré 30 une fois le masque 24 dissout. Vu en coupe, le circuit intégré a l'aspect d'un circuit classique à la différence près que les orifices vi (un seul étant représenté sur la figure 6D) sont "bouchés" par la fine couche d'oxyde 25.

Ensuite, dans une étape illustrée en figure 6E, on réalise de façon classique des pistes conductrices 26 par dépôt de métal ou de polysilicium sur l'oxyde 22 au moyen d'un masque approprié 27.

La figure 6F représente l'aspect final du circuit intégré 30 une fois le masque 27 dissout. On voit que les 25 orifices d'interconnexion vi réalisés ont la structure de l'orifice v3 décrit en relation avec la figure 3.

Bien entendu, le procédé qui vient d'être décrit est susceptible de nombreuses variantes et modes de 30 réalisation. Par exemple, si les pistes inférieures 21 sont en silicium dopé N ou P, l'étape de la figure 6C peut être une étape de dopage P ou N de la zone des pistes 21 apparaissant au fond des orifices vi, conformément au mode de réalisation de la figure 5.

Egalement, l'étape de la figure 6C peut comprendre une étape de croissance d'une fine couche de silicium au fond des orifices vi, puis de dopage N de cette couche, puis de croissance d'une deuxième couche de silicium de faible épaisseur, puis de dopage P de la deuxième couche, de manière à réaliser à l'intérieur des orifices une jonction PN ou NP de faible épaisseur.

Egalement, pour réaliser la barrière d'isolement 15 plus épaisse de la figure 2, l'étape de la figure 6C peut être supprimée et l'étape de la figure 6B divisée en une première étape de gravure partielle de la couche isolante 22 au moyen du masque 23 et une deuxième étape de gravure complémentaire des orifices vj au moyen d'un masque de 15 gravure couvrant les orifices vi.

En définitive, les diverses possibilités pour l'implantation d'une barrière d'isolement électrique ou barrière de conduction dans un orifice d'interconnexion peuvent être résumées comme suit :

- création volontaire d'une mauvaise ouverture de l'orifice,
- dépôt d'un matériau isolant dans l'orifice, en général un oxyde de silicium,
- 25 croissance thermique d'un isolant (ou toute autre méthode de dépôt) dans l'orifice (possible entre pistes métal 1/métal 2 ou polysilicium/métal 1 ou encore polysilicium/métal 2),
- dopage inverse P ou N de la piste inférieure, dans la
 zone où débouche l'orifice (possible pour des pistes inférieures dopées N ou P),
 - dépôt dans l'orifice d'une jonction PN ou NP ou tout autre moyen permettant de créer une barrière de conduction.

20

Bien entendu, les étapes décrites plus haut, de création de connexions factices selon l'invention, peuvent être insérées dans n'importe quel procédé classique de fabrication d'un circuit intégré, comprenant d'autres étapes de fabrication, par exemple de fabrication de transistors, de composants actifs ou passifs, qui n'ont pas été décrites et représentées dans un souci de simplicité.

D'autre part, ces étapes peuvent être répétées autant que 10 selon de niveaux de nécessaire, le nombre conductrices (N1, N2, N3, N4, etc.) que comporte le intégré. Egalement, les diverses circuit (dépôt d'isolant, création d'une proposées plus haut jonction PN, ...) peuvent être combinées. 15

En pratique, la présente invention peut être mise en oeuvre de façon systématique au stade de la conception d'un circuit intégré moyennant une modification à la portée de l'homme de l'art des outils de conception 20 conductrices d'un pistes effet, les classiques. En circuit intégré, leur agencement sur plusieurs niveaux de profondeur, leur répartition (ou topographie) sur chaque niveau, et les interconnexions entre différents niveaux sont généralement déterminés par des logiciels dits "de 25 routage" à partir d'un schéma d'interconnexion qui leur fourni. Une fois le "routage" déterminé par logiciel, on fait intervenir un sous-programme de mise en oeuvre de l'invention définissant de façon automatique un certain nombre d'interconnexions factices entre 30 pistes. Ce nombre d'interconnexions factices est de les limites permises par la préférence élevé, dans exemple, technologie de fabrication. Par interconnexion factice peut être systématiquement prévue à chaque croisement de deux pistes conductrices de deux 35

WO 98/57373 PCT/IB97/00695

niveaux de profondeur adjacents. Dans ce cas, la présente invention peut permettre de multiplier au moins par 10 le temps d'analyse par ingénierie inverse d'un circuit comprenant millier intégré un de portes logiques, l'ordre la actuellement de de centaine d'heures (opérations d'abrasion chimique non comprises). résultat avantageux est dû au fait que l'analyse inverse d'un circuit intégré selon l'invention nécessite d'avoir recours à l'étape iii) du procédé décrit plus haut (observation des signaux au microscope électronique) pour découvrir les équipotentielles du circuit, la réalisation des étapes i) et ii) (reconstitution visuelle du schéma d'interconnexion) étant rendue impossible par la présente invention.

15

20

25

10

Par ailleurs, bien que l'on ait proposé dans ce qui précède de prévoir des orifices d'interconnexion selon l'invention dans les zones de pistes reliant les zones actives d'un circuit intégré, il est bien évident que le procédé de l'invention peut également être appliqué aux zones actives elles-mêmes lorsque celles-ci présentent des interconnexions avec des pistes enterrées.

Enfin, il apparaîtra clairement à l'homme de l'art que le champ d'application de la présente est très étendu et concerne de façon générale tous les circuits intégrés dont l'intégrité doit être préservée. Parmi ces circuits intégrés figurent notamment les circuits intégrés des cartes à puces ou équivalents qui possèdent des fonctions d'authentification à logique câblée dont les mécanismes doivent être protégés.

20

25

30


REVENDICATIONS


- 1. Procédé de fabrication d'un circuit intégré (10, 30), comprenant une étape de fabrication d'au moins un premier niveau de pistes conductrices (12-1, 12-2, 12-3, 21), une étape de fabrication d'une couche isolante (13, couvrant le premier niveau de pistes conductrices, de fabrication dans la couche isolante d'une pluralité d'orifices d'interconnexion (v1, v2, V3, V4, et une étape de fabrication d'au moins un vi, vi), de pistes conductrices niveau deuxième susceptibles d'être connectées électriquement aux pistes orifices moyen desdits niveau au premier d'interconnexion, caractérisé en ce qu'il comprend une orifice d'au moins un fabrication de étape d'interconnexion (v2, v3, v4, v5, vi) factice comportant une barrière d'isolement électrique (15, 16, 17, 25).
 - 2. Procédé selon la revendication 1, comprenant une étape de fabrication d'au moins un orifice (v2) d'interconnexion ne traversant pas entièrement ladite couche isolante (13).
 - 3. Procédé selon la revendication 1, comprenant une étape de fabrication d'une couche (16, 25) d'un matériau isolant dans au moins un orifice d'interconnexion (v3, v4, vi)
 - 4. Procédé selon la revendication 1, comprenant une étape de fabrication d'au moins une couche de silicium dopé dans au moins un orifice d'interconnexion.
 - 5. Procédé selon l'une des revendications précédentes, dans lequel on fabrique une barrière d'isolement


35

électrique (16, 25) d'une épaisseur suffisamment faible pour n'être pas décelable par abrasion chimique de la couche isolante (13, 22).

- 5 6. Procédé selon la revendication 1, comprenant une étape de fabrication, dans une piste conductrice (12-3) en silicium dopé N ou P, à l'endroit où débouche au moins un orifice d'interconnexion (v5), d'une zone (17) de diffusion inverse P ou N formant avec la piste (12-3) une jonction PN.
- 7. Circuit intégré (10, 30) comprenant des pistes conductrices (12-2, 14, 20, 26) réparties sur au moins un premier (N1) et un second niveau (N2) de profondeur du circuit intégré, et des orifices (v1, v2, v3, v4, v5, vi, vj) d'interconnexion présumée de pistes des premier et second niveaux pratiqués dans une couche isolante (13, 22) séparant les deux niveaux de pistes, caractérisé en ce que certains orifices d'interconnexion présumée (v2, v3, v4, v5, vi) sont factices et ne relient pas électriquement des pistes (12-2, 14, 21, 26) des premier et second niveaux.
- 8. Circuit (10) selon la revendication 7, comprenant des 25 orifices (v2) ne traversant pas entièrement la couche isolante (13).
- 9. Circuit selon la revendication 7, comprenant des orifices (v3, v4, vi) comportant une couche d'oxyde (16,
 0 25) formant une barrière d'isolement électrique.
 - 10. Circuit selon la revendication 6, comprenant des crifices (v5) comportant une jonction silicium de type PN ou NP (12-3, 17) formant une barrière d'isolement électrique.










FIG.3

FIG.4





FIG.5

FEUILLE DE REMPLACEMENT (REGLE 26)



Q)

INTERNATIONAL SEARCH REPORT

Inte. onal Application No

			101/10 9//	00095		
A. CLASS IPC 6	SIFICATION OF SUBJECT MATTER H01L27/02					
According I	to International Patent Classification(IPC) or to both national cl	classification and IPC				
B. FIELDS	S SEARCHED					
Minimum a IPC 6	socumentation searched (classification system followed by clas ${\sf H01L}$	safication symbols)				
Documenta	ation searched other than minimumdocumentation to the exten	it that such documents are includ	ted in the fields sear	rched		
Electronic d	data base consulted during the international search (name of d	data base and, where practical, s	earch terms used)			
C. DOCUM	RENTS CONSIDERED TO BE RELEVANT					
Category	:Citation of document, with indication, where appropriate, of t	the relevant passages		Relevant to claim No.		
X	PATENT ABSTRACTS OF JAPAN vol. 010, no. 343 (E-456), 19 1986		1-3,7-9			
	& JP 61 147551 A (NEC CORP), see abstract	5 July 1986,				
		,	:			
	·					
Furth	ner documents are listed in the continuation of box C.	Datest family me.	The Section of the Se			
<u> </u>	tegories of cited documents :	F dien lanky me.	mbers are listed in a	innex.		
"A" documer conside "E" earlier do filling da	ont defining the general state of the art which is not ered to be of particular relevance locument but published on or after the international ate	or priority date and n cited to understand the invention "X" document of particular	"X" document of particular relevance; the claimed invention			
"L" document which may throw doubts on priority claim(s) or which is cited to establish the publicationdate of another citation or other special reason (as specified) "O" document referring to an oral disclosure, use, exhibition or other means		cannot be considered novel or cannot be considered to involve an inventive step when the document is taken alone "Y" document of particular relevance; the claimed invention cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled				
"P" documen	an the priority date claimed	ments, such combina in the art, "&" document member of (-	·		
Date of the ad	ctual completion of theinternational search	Date of mailing of the				
6	February 1998	23/02/199	98			
Name and ma	ailing address of the ISA European Patent Office, P.B. 5818 Patentiaan 2	Authorized officer				
	NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl, Fax: (+31-70) 340-3016	Fransen,	L			

1

RAPPORT DE RECHERCHE INTERNATIONALE

Den ≥ Internationale No PCT/TR 97/00695

		-	PCT/IB 97	700695		
A. CLASSE	MENT DE L'OBJET DE LA DEMANDE H01L27/02					
010 0	HUILZ// UZ					
_			_			
	ssilication internationale des brevets (CIB) ou à la fois selon la classific NES SUR LESQUELS LA RECHERCHE A PORTE	ation nationale et la Ci	8	· · · · · · · · · · · · · · · · · · ·		
	tion minimale consultee (système de classification suivi des symboles c	de classement)				
CIB 6	HO1L					
Documentat	tion consultee autre que la documentation minimale dans la mesure où	ces documents relève	nt des domaines si	ur lesquels a porté la recherche		
	nnées electronique consultée au cours de la recherche internationale (i	nom de la base de dor	nées, et si cela est	realisable, termes de recherche		
utilisés)						
,						
C. DOCUME	ENTS CONSIDERES COMME PERTINENTS	~				
Catégone	Identification des documents cités, avec le cas echeant, l'indication d	tes passages pertinen	ls.	no. des revendications visées		
Χ .	PATENT ABSTRACTS OF JAPAN vol. 010, no. 343 (E-456), 19 nove	nahana		1-3,7-9		
	VOI. 010, NO. 343 (E-456), 19 NOVE 1986	emore.				
	& JP 61 147551 A (NEC CORP), 5 ji	uillet				
	1986, voir abrégé					
Voir	la suite du cadre C pour la finde la liste des documents	Les documents	s de familles de bre	vets sont indiqués en annexe		
° Catégones	s spéciales de documents cités:	Carlo de la constante de la co		- denti international ou la		
"T" document uftérieur publié après ladate de dépôt international ou la date de priorité et n' appartenenant pas à l'état de la technique pertinent, mais citépour comprendre le principe ou la théorie consideré comme particulièrement pertinent ou la théorie constituant la base de l'invention						
"E" document antérieur, mais publié à la date dedépôt international ou après cette date "X" document particulièrement pertinent; l'invention revendiquée ne peut être considérée comme nouvelle ou comme impliquant une activité						
"L' document pouvant jeter un doute sur une revendcation de priorité ou cité pour déterminer la date de publication d'une considéré inventive par rapport au document considéré isolément document particulièrement pértinent, l'invention revendiquée						
ne peut être considérée comme impliquant une activité inventive "O" document se référant à une divulgation orale, à un usage, à lorsque le document est associé à un ou plusieurs autres						
"P" docume	une exposition ou tous autres moyens documents de même nature, cette combinaison étant évidente "P" document publié avant la date de dépôtinternational, mais pour une personne du métier					
			document qui fait partie de la même famillede brevets			
Date à laquelle la recherche internationale a étéeffectivement achevée Date d'expédition du présent rapport de recherche internationale						
6	février 1998	23/02/1998				
Nom et acresse postale de l'administrationchargée de la recherche internationale Office Européen des Brevets, P.B. 5818 Patentiaan 2						
	NL - 2280 HV Rijswijk Tel. (+31-70) 340-2040, Tx. 31 651 epo nl. Fax: (+31-70) 340-30 16	Fransen, L				

1

1/10

•

.

. .

.

.